日韓研究團隊提出AI記憶體新架構　DRAM側向立起挑戰HBM散熱瓶頸　AI晶片效能有望再突破

(圖/ 中華超傳媒 AI圖片)

日韓研究團隊提出AI記憶體新架構，DRAM側向立起設計挑戰HBM散熱瓶頸，正為下一代AI晶片發展開啟新的技術想像。隨著生成式AI持續推升大型模型運算需求，高頻寬記憶體（HBM）已成為AI伺服器不可或缺的核心元件，但容量、散熱與頻寬限制也逐漸成為產業發展瓶頸。近期韓國與日本兩組研究團隊，分別提出不同的記憶體整合方案，希望突破傳統HBM堆疊架構限制。

這兩項研究於2026年IEEE／JSAP VLSI Technology and Circuits Symposium發表，共同概念都是改變DRAM晶片配置方式，不再採用目前HBM向上垂直堆疊設計，而是將記憶體晶片改為「側向直立」排列，希望增加資料傳輸效率，同時降低高密度堆疊帶來的散熱問題。

韓國國立蔚山科學技術院（UNIST）提出的V-Die架構，透過直立式DRAM配置，取消傳統矽穿孔（TSV）設計，改由晶片底部邊緣直接連接基板，並在晶片之間加入液冷散熱通道。研究團隊模擬結果顯示，在16層堆疊情境下，相較於現有HBM4架構，可提供約四倍的連接數量，記憶體讀取時間縮短約37%；在GPT-3等級工作負載模擬中，每秒可處理約540個Token，高於HBM4約296個Token，首個Token延遲也可降低約32%。

另一方面，日本東京大學提出的MOSAIC架構，則聚焦於製造技術可行性。由於晶片採側向排列後容易產生對位誤差，研究團隊採用感應耦合無接觸互連技術，利用微型線圈完成資料傳輸，不再完全依賴焊點接觸。根據研究成果，原型設計每通道傳輸速度可達4Gbps，在DRAM-on-GPU架構下，理論容量可提升至HBM4約兩倍，同時熱傳效率可提高約三倍，整體記憶體容量最高增加約30%。

(圖/ IEEE)

近年AI大型模型快速擴張，使GPU運算能力持續提升，但資料搬移速度並未同步成長，「記憶體牆（Memory Wall）」逐漸成為限制AI效能的重要因素。HBM因此成為全球AI伺服器主要解決方案，不過隨著堆疊層數增加，散熱、訊號完整性及封裝成本也同步提高，成為下一代AI晶片設計的重要挑戰。

目前包括SK海力士、三星電子及美光等主要記憶體製造商，正持續投入HBM4、iHBM與下一代HBM5等產品開發，改善散熱效率與封裝能力，但仍以傳統垂直堆疊架構為主。因此，V-Die與MOSAIC所提出的全新設計，也被視為未來可能改變HBM技術路線的重要研究方向。

不過，兩項技術目前仍停留於研究驗證階段。V-Die尚未完成完整原型測試，仍需進一步驗證散熱、供電與可靠性；MOSAIC雖已展示概念性硬體，但距離大規模商業化仍需克服良率、生產成本及封裝整合等挑戰，因此短期內仍難以直接取代現行HBM產品。

從產業發展角度觀察，AI資料中心持續擴建，市場對高頻寬記憶體需求仍快速成長。若未來新型記憶體架構能有效突破散熱與頻寬限制，不僅有機會提升GPU整體運算效率，也可能重新定義AI晶片與記憶體之間的設計方式，進一步影響全球AI半導體供應鏈布局。

目前相關研究仍須經過更多工程驗證與量產測試，是否能成為下一代HBM主流架構，仍有待後續技術成熟度與市場接受度觀察。

中華超傳媒

(文/ 記者 郭紋雅)